



参数项目 | 技术指标 | 测试条件/执行标准 |
|---|---|---|
额定电压 | 300 V AC/DC | 遵循UL标准 |
额定电流 | 1.0 A/每触点 | 环境温度25℃,温升≤30℃ |
初始接触电阻 | ≤20 mΩ | 干电路测试,最大20 mV、100 mA工况 |
绝缘电阻 | ≥1000 MΩ | 500 V DC,相邻导线间测试 |
耐电压强度 | 500 V AC / 1min | 导线与导线之间,漏电流≤0.5 mA,无击穿、闪络 |
信号传输速率 | 适配系统最高可达3 Gbit/s | 适配差分/单端信号,具体取决于系统端接匹配质量 |
参数项目 | 技术指标 | 备注说明 |
|---|---|---|
中心间距 | 1.27mm×1.27mm(双排结构) | 中心距公差±0.05mm,尺寸精度高 |
排数规格 | 2排 | 标准平行排列,支持交错排列定制 |
PIN位数范围 | 6~100位偶数双排 | 常规规格:10/14/16/20/26/30/34/40/50/60/64/68/80/100P;非标位数可定制 |
线缆规格 | 30 AWG,7/0.10mm绞合镀锡铜 | 符合UL1007、UL2651通用标准 |
绝缘外被 | PVC红边灰色绝缘层 | 具备耐油特性,阻燃等级VW-1 |
单导线绝缘外径 | 0.90±0.08mm(典型值) | —— |
排线整体宽度 | 宽度=1.27×(P/2-1)+1.27+2×0.2mm(近似公式) | 随PIN位数自适应变化 |
单触点插入力 | ≤1.5 N/触点 | 匹配标准测试插座,插拔轻盈不卡顿 |
单触点拔出力 | ≥0.3 N/触点 | 满足工业级连接保持力要求,不易松脱 |
导线端子保持力 | ≥30 N(30AWG线材) | 单根导线轴向拉拔测试,连接牢固不脱落 |
推荐刺破深度 | 1.2~1.5 mm | 适配IDC端子最优压接深度 |
组件部位 | 材质规格 | 表面处理/备注 |
|---|---|---|
导体 | 高纯度镀锡铜(纯度≥99.9%) | 7×0.10mm绞合结构,柔韧性、导电性优异 |
绝缘层 | PVC阻燃材质,VW-1等级 | 灰色主体+红边标识,精准区分第一线路,防错插 |
IDC端子(可选预压接) | 磷青铜C5191 | 可选镀锡、镀金(1~3μinch)处理,适配不同工况 |
连接器外壳 | 客户自行端接适配 | 可配套供应散装排线、未端接外壳及成品预压接组件 |
参数项目 | 技术指标 | 测试标准/说明 |
|---|---|---|
连续工作温度 | -20℃ ~ +80℃ | 支持定制扩展至+105℃宽温工况 |
存储温度范围 | -40℃ ~ +85℃ | 长期存储无性能衰减 |
耐湿热性能 | 40℃、85%RH、持续96h | 测试后绝缘电阻≥100MΩ,外观无变形、开裂、老化 |
盐雾耐腐蚀性能 | 镀锡端子48h / 镀金端子96h | 依据ASTM B117标准,腐蚀面积≤5% |
耐焊接热性能 | 260℃、5秒短时耐高温 | 仅适用于预压接成品组件,无绝缘收缩、端子位移缺陷 |
长度定制:20mm~10m任意长度裁切,公差可控±1.0mm或±0.3%
端接工艺:支持保留绝缘层直接刺破、定制剥皮长度等特殊工艺
生产方式:适配手动工装压接、全自动IDC精密压接
附加工艺:预置焊锡、穿套磁环、端子点胶加固、贴标扎带等深加工处理
供货形式:可提供散装排线、未端接外壳、预压接成品线束等多种形态
测试项目 | 测试方法条件 | 测试结果判定 |
|---|---|---|
插拔耐久性测试 | 200次/小时速率,循环插拔50次 | 接触电阻变化≤5mΩ,外观无磨损、无功能异常 |
机械振动测试 | 10~55Hz、振幅1.5mm,X/Y/Z三轴各2h | 无1μs以上信号瞬断,接触电阻全程稳定 |
高温老化测试 | 85℃环境,持续老化500h | 绝缘层无脆裂、老化,导体拉力保持率≥85% |
盐雾腐蚀测试 | 35℃、5%NaCl溶液,持续48h | 镀锡端子轻微发暗,无红锈、无大面积腐蚀 |
线对串扰测试(非屏蔽) | 相邻线对、1ns上升沿、频率<100MHz | 近端串扰≤5%,远端串扰≤3%,信号抗干扰性优异 |
插座选型:优先选用1.27mm双排间距、自带Latch Lock锁扣结构(双侧卡钩/中央锁槽)的板端插座,保障精准锁配不松脱。
压接工具:手动装配推荐UN-127A专用压接钳;批量量产建议采用半自动IDC压接机,压力控制200~400N,行程精度±0.02mm,保障压接一致性。
PCB布局:PCB焊盘、定位孔需严格遵循连接器厂商标准尺寸设计,严控极化柱、定位孔位置公差,避免装配干涉。
信号匹配:当信号传输速率>1Gbit/s时,建议PCB端增设参考地平面,差分信号组严格做等长匹配,优化信号完整性。